태터데스크 관리자

도움말
닫기
적용하기   첫페이지 만들기

태터데스크 메시지

저장하였습니다.


SR 래치 (Set-Reset Latch)의 논리 회로는 다음 그림과 같다.

SR 래치의 진리표는 다음과 같다. /S이 0일 때 Q는 1이 되고 /R이 0일 때 Q는 0이 되며 /S과 /R이 모두 1일 때는 이전 상태를 유지한다. /S과 /R이 모두 0이 되면 어떤 상태가 될 지 알 수 없기 때문에 /S과 /R이 모두 0이 되지 않도록 사용해야 한다.


'전자공학' 카테고리의 다른 글

자기 코어 메모리의 원리  (0) 2018.06.21
EDA의 이해  (0) 2018.06.09
SR 래치의 진리표  (0) 2018.06.06
접지를 하지 않는 경우  (0) 2018.06.01
SG, FG, PE, LG 접지 용어의 뜻  (0) 2018.05.31
주파수 위상 지연에 따라 신호가 왜곡되는 이유  (0) 2018.05.27
Posted by Betai

댓글을 달아 주세요