반응형
Op-amp(연산 증폭기) 회로를 설계할 때 간과하기 쉬운 것은 일반적인 Op amp의 출력 전압은 전원의 전압보다 작다는 것이다.
예를 들면, +5V, 0V 전원을 인가하면 Op-amp 출력은 +1.5 ~+3.5V가 최대가 되는 Op-amp도 있다. 그 범위를 벗어나면 원하는 출력값이 나오지 않는다.
Op-amp에 따라 ground 쪽에서 +0.1V까지 출력이 나오는 경우도 있고 Rail to Rail Op amp는 전원 양단까지 출력이 나오는 경우도 있다. 그래서, Op-amp를 설계할 때는 Op-amp의 데이트시트를 꼼꼼히 체크해야 한다.
반응형
'전자공학 > 전자회로' 카테고리의 다른 글
LM317를 이용한 정전류 회로 (0) | 2017.05.05 |
---|---|
릴레이를 사용할 때 주의해야 할 것 (0) | 2017.04.30 |
전자 회로 설계할 때 까다로운 것 (0) | 2017.04.22 |
ESP8266 사용법 (1) | 2016.06.29 |
저항의 J급, F급이 의미하는 것 (0) | 2016.05.17 |
댓글